下列触发器中，（)不可作为同步时序逻辑电路的存储元件

A.基本R-S触发器

B.触发器

C.J-K触发器

D.T触发器

A.减少电路中的逻辑门

B.提高电路速度

C.提高电路可靠性

D.减少电路中的触发器

A.加法

B.同步

C.减法

D.异步

试用图4．3．14(a)给定的触发器和逻辑门设计波形产生电路。要求图(a)中的各信号满足图4．3．14(b)所示时序关系。

A.自启动时序逻辑电路

B.非自启动时序逻辑电路

C.脉冲整形电路

D.同步时序逻辑电路

A.时序图

B.特性表

C.特性方程

D.状态图

A.同步RS触发器存在空翻现象.

B.基本RS触发器有2个逻辑输入端.

C.边沿D触发器避免了空翻现象.

D.基本RS触发器的Q端状态只与输入端状态有关。

A.同步RS触发器存在空翻现象，

B.基本RS触发器有2个逻辑输入端，

C.边沿D触发器避免了空翻现象，

D.基本RS触发器的Q端状态只与输入端状态有关。