用JK触发器设计一个同步六进制加1计数器。

同步计数器和片步计数器的不同点是( )

A．前者各触发器的状态变换与计数脉冲同步，后者则不同。

B．前者由JK端接受计数信号，后者则由时钟脉冲端接受计数信号。

C．前者计数慢，后者计数快。

（1）转换为 D触发器（2）转换为 RS 触发器。

A.余3码编码的十进制加法计数器

B.循环码编码的九进制加法计数器

C.余3码编码的三进制加法计数器

D.循环码编码的二进制加法计数器

两个单稳态触发器可以组成一个振荡器，且脉冲宽度和间歇宽度可以分别由定时元件RC设计，图(a)是MC14528单稳态的符号，图(b)是要求产生的振荡波形。已知t_w=0.6RC试计算两个单稳态所用定时电容的电容值(用近似的标称值)，并画出完整的电路图。

A.8237中4个通道的方式寄存器共用一个端口地址

B.8237每个通道在每次DMA传输后，其当前字节计数器的值可通过编程设置成自动加1或减1

C.8237每个通道有单字节传输方式、数据块传输方式、请求传送方式和级联传输方式

D.8237在固定优先级情况下，DRDQ0优先级最高，DREQ3优先级最低

在CRT字符显示器中，当字符计数器计数一个循环后，()。

A．访问显存VRAM

B．访问字符发生器ROM

C．发水平同步信号

D．发垂直同步信号

图6-18所示电路可用作阶梯波发生器。如果计数器是加／减计数器，它和DAC相适应，均是十位(二进制数)，时钟频率为1 MHz，求阶梯波的重复周期，试画出加法计数和减法计数时DAC的输出波形(控制信号S=0，加计数；S=1，减计数)。

A．向上滚动

B．加1

C．成为标题

D．用于分组